![]() |
Fakultät für Informatik - Technische Universität MünchenLehrstuhl für Effiziente Algorithmen |
![]() |
Suchen •
Liste der Journale •
Liste der Serien •
Liste der Konferenzen •
Ausgewählte Publikationen ![]() |
Hilfe ![]() |
![]() |
![]() |
![]() |
![]() |
Theoretical Computer Science 310 (1-3), 2004, pp. 117-134
Editors | G. Ausiello, M.W. Mislove, D. Sannella | |
Publisher: | Elsevier Science Publishers B.V. | |
Address: | Amsterdam-London-New York-Oxford-Paris-Shannon-Tokyo | |
Keywords: | Real-time systems, Schedulability analysis, Idle task, Acyclic idle slots, Processor request diagram, Schedulability interval, Blocking chains | |
URL: |
DOI:10.1016/S0304-3975(03)00362-1 | |
![]() |
![]() |
![]() |
![]() |